Alphawave добилась Tape-Out UCIe IP на 2-нм техпроцессе TSMC

Одна из первых в отрасли реализаций подсистемы UCIe IP была успешно произведена на передовом 2-нм техпроцессе TSMC, что стало значительным шагом вперёд в области чиплетных технологий.

Новая подсистема, tape-out которой недавно завершён, работает со скоростью передачи данных 36 Гбит/с между кристаллами и тесно интегрирована с передовым упаковочным решением TSMC Chip-on-Wafer-on-Substrate (CoWoS). Это сочетание обеспечивает значительный прирост плотности пропускной способности и масштабируемости системы, отвечая растущим требованиям архитектур на основе чиплетов для вычислительных систем следующего поколения.

Этот прогресс следует за недавним запуском новой платформы, ориентированной на ИИ, и демонстрирует готовность к поддержке растущих требований к разрозненным проектам систем на кристалле (SoC). Он также укрепляет инфраструктуру для приложений в области ИИ и высокопроизводительных вычислений. Обеспечивая поддержку UCIe-соединений на уровне 2-нм технологии с нанолистами, это достижение задаёт новый ориентир в открытом пространстве чиплетного дизайна.

По словам представителей компании, эта 36G-подсистема представляет собой новый класс компактных и энергоэффективных решений для чиплетной связности, закладывая основу для будущих усовершенствований в направлении технологии UCIe со скоростью 64 Гбит/с. Эти улучшения критически важны для поддержки рабочих нагрузок, требующих высокой пропускной способности и низкой задержки, особенно в системах ИИ и сложных сетевых конфигурациях.

Разработанная на платформе TSMC 2-нм подсистема IP достигает впечатляющей плотности пропускной способности — 11,8 Тбит/с на квадратный миллиметр. Она также характеризуется сверхнизким энергопотреблением и задержкой, а также включает передовые функции, такие как мониторинг состояния каналов в реальном времени и полная тестируемость. Решение соответствует спецификации UCIe 2.0 и поддерживает различные протоколы, включая PCIe, CXL, AXI и CHI, благодаря высококонфигурируемому контроллеру Streaming Protocol Die-to-Die.

Помимо технологических достижений, ведётся работа по укреплению сотрудничества между поставщиками в рамках чиплетной экосистемы. Проект является частью более широкой инициативы по расширению совместимости на основе D2D, с целью создания промышленной платформы для интеграции и взаимодействия, ориентированных на ИИ.

Активно разрабатываются планы по выпуску решений следующего поколения с поддержкой скорости передачи 64 Гбит/с. Эти разработки должны помочь клиентам в области ИИ и высокопроизводительных вычислений сохранить лидирующие позиции по мере перехода полупроводниковой отрасли к парадигме, ориентированной на чиплеты.